

CV 充電対応二次電池向け 電池電圧監視 IC (解除電圧 2.475V, ヒステリシス幅 0.275~0.875V, 超低消費電圧検出器)

■概要

XC6140 シリーズは CV 充電対応二次電池や電気二重層コンデンサ等に最適な電池電圧監視 IC です。

解除電圧を 2.475V に設定しヒステリシス幅を大きく設定することで、内部インピーダンスの高い二次電池が突入電流で電圧降下しても解除信号を出力し続けることが可能です。

電池電圧低下時には、出力信号を検出状態とすることで後段のシステムを停止させ、二次電池が充電されるまで待機させることが可能です。

またヒステリシス幅(0.275V~0.875V)を選択可能なため、二次電池の内部インピーダンスや過放電電圧に応じたヒステリシス幅を選択可能です。

PKG は超小型低背の USPQ-4B05 に加え SSOT-24 を用意しており、携帯機器での小型化、高密度実装に貢献します。

また入力電圧が最低動作電圧未満になった場合でも、出力電圧の浮上りを最小に抑える不定動作防止機能によりシステムの誤動作を防ぎます。


■用途

- CV 充電対応二次電池の電圧監視
- 電気二重層コンデンサの電圧監視


■特長

動作電圧範囲	: 1.1V ~ 6.0V
解除電圧設定値	: 2.475V
検出電圧設定値	: 1.6V ~ 2.2V (0.1V increments)
解除電圧精度	: ± 1.3% (Ta=25°C)
	: ± 3.0% (Ta=-40°C ~ 105°C)
検出電圧精度	: ± 0.8% (Ta=25°C)
	: ± 2.5% (Ta=-40°C ~ 105°C)
検出電圧温度特性	: ± 50ppm/°C (TYP.)
低消費電流	: 104nA (検出時 $V_{IN}=1.44V$, $V_{DF}=1.6V$)
	: 139nA (解除時 $V_{IN}=2.7V$)
出力形態	: CMOS 出力 or Nch オープンドレイン出力
出力論理	: 検出時 H レベル or L レベル
不定動作防止	: 出力端子電圧 0.38V (MAX: Ta=-40°C ~ 105°C) @電源入力端子電圧<最低動作電圧 ※CMOS 出力のみ
動作周囲温度	: -40°C ~ 105°C
パッケージ	: USPQ-4B05 (1.0 x 1.0 x 0.33mm) SSOT-24 (2.0 x 2.1 x 1.1mm)
環境への配慮	: EU RoHS 指令対応、鉛フリー

■代表標準回路




■代表特性例




■ブロック図

(1) XC6140C : A タイプ (RESETB OUTPUT : CMOS / Active Low)



* 上図のダイオードは、静電保護用のダイオードと寄生ダイオードです。


(2) XC6140C : C タイプ (RESET OUTPUT : CMOS / Active High)



* 上図のダイオードは、静電保護用のダイオードと寄生ダイオードです。


■ブロック図

(3) XC6140N : A タイプ (RESETB OUTPUT : Nch open drain / Active Low)



* 上図のダイオードは、静電保護用のダイオードと寄生ダイオードです。

(4) XC6140N : C タイプ (RESET OUTPUT : Nch open drain / Active High)



* 上図のダイオードは、静電保護用のダイオードと寄生ダイオードです。

XC6140 シリーズ

■製品分類

●品番ルール

XC6140①②③④⑤⑥-⑦

DESIGNATOR	ITEM	SYMBOL	DESCRIPTION
①	Output Configuration	C	CMOS output
		N	Nch open drain output
②③	Detect Voltage	16 ~ 22	e.g. 1.6V → ②=1, ③=6 * 0.1V increments
④	Type	A	Refer to Selection Guide
		C	
⑤⑥-⑦ (*)	Packages (Order Unit)	9R-G	USPQ-4B05 (5,000pcs/Reel)
		NR-G	SSOT-24 (3,000pcs/Reel)



(*) "-G"は、ハロゲン&アンチモンフリーかつ EU RoHS 対応製品です。

●セレクションガイド (Selection Guide)



Type	RESET OUTPUT	OUTPUT PIN NAME	DESCRIPTION
A	Active Low	RESETB	Output Low level in detection state.
C	Active High	RESET	Output High level in detection state.

■端子配列

●Aタイプ



●Cタイプ



* USPQ-4B05 の放熱板は実装強度強化および放熱の為、参考マウントパターンと参考メタルマスクではんだ実装を推奨しております。尚、マウントパターンは V_{SS} 端子(3 番端子)へ接続して下さい。

■端子説明

PIN NUMBER		PIN NAME	FUNCTIONS
USPQ-4B05	SSOT-24		
1	3	RESETB	Reset Output (Active Low)
		RESET	Reset Output (Active High)
2	1	NC	No Connection
3	2	V _{SS}	Ground
4	4	V _{IN}	Power Supply Input

■論理表

TYPE	OUTPUT Configuration	Reset Output		
		Release State	Detection State /UVLO operating State	Undefined State (V _{IN} ≤ V _{INL} :0.4V)
A	Nch open drain	"H" (V _{pull} : High impedance)	"L" (GND : Low Impedance)	"H" (V _{pull} : High impedance)
	CMOS	"H" (V _{IN})	"L" (GND)	V _{UNO} (TYP. 0.1V)
C	Nch open drain	"L" (GND : Low Impedance)	"H" (V _{pull} : High impedance)	"H" (V _{pull} : High impedance)
	CMOS	"L" (GND)	"H" (V _{IN})	Undefined

■絶対最大定格

PARAMETER		SYMBOL		RATINGS	UNITS
Input Voltage		V _{IN}		-0.3 ~ 7.0	V
Output Voltage	XC6140C	V _{RESETB}	V _{RESET}	V _{SS} - 0.3 ~ V _{IN} + 0.3 or 7.0 ^{(*)1}	V
	XC6140N			V _{SS} - 0.3 ~ 7.0	V
Output Current	XC6140C	I _{RBOUT}	I _{ROUT}	±50	mA
	XC6140N			50	
Power Dissipation (T _a =25°C)	USPQ-4B05	Pd		550 (40mm x 40mm 標準基板) ^{(*)2}	mW
	SSOT-24			680 (JESD51-7 基板) ^{(*)2}	
Operating Ambient Temperature		Topr		-40 ~ 105	°C
Storage Temperature		Tstg		-55 ~ 125	°C

各電圧定格は V_{SS}を基準とする。

^{(*)1} 最大値は V_{IN} + 0.3V と 7.0V のいずれか低い電圧になります。

^{(*)2} 基板実装時の許容損失の参考データとなります。実装条件はパッケージインフォメーションをご参照下さい。

PARAMETER	SYMBOL	CONDITIONS	Ta=25°C			-40°C ≤ Ta ≤ 105°C ⁽⁴⁾			UNITS	CIRCUIT
			MIN.	TYP.	MAX.	MIN.	TYP.	MAX.		
Operating Voltage	V _{IN}		1.1		6.0	1.1		6.0	V	①
MIN Voltage Holding the Detection ⁽³⁾ (CMOS output)	V _{INL}		-	-	0.4	-	-	0.4	V	
Detect Voltage	V _{DF}	V _{DF(T)} ⁽¹⁾ =1.6V~2.2V	V _{DF(T)} ×0.992	V _{DF(T)}	V _{DF(T)} ×1.008	V _{DF(T)} ×0.975	V _{DF(T)}	V _{DF(T)} ×1.025	V	
Release Voltage	V _{DR}		2.443	2.475	2.507	2.401	2.475	2.549	V	
Detect Voltage Temperature Characteristics	ΔV _{DF} / (ΔT _{opr} ·V _{DF})		-	±50	-	-	±50	-	ppm/°C	
Supply Current1 (CMOS output, A Type)	I _{ss1}	V _{IN} = V _{DF} × 0.9	-	E-3	-	E-4		nA	②	
Supply Current1 (CMOS output, C Type)						E-5				
Supply Current1 (Nch open drain output , A/C Type)						E-6				
Supply Current2 (CMOS output, A Type)	I _{ss2}	V _{IN} = 2.7V	-	139	289	-	139	431		
Supply Current2 (CMOS output, C Type)							139	580		
Supply Current2 (Nch open drain output , A/C Type)							139	433		
Peak of Undefined Operation (CMOS output, A Type)	V _{UNO}	V _{IN} < 0.4V	-	0.1	0.38	-	0.1	0.38	V	③
UVLO Release Voltage	V _{UVLOR}	V _{IN} = 0V → 1.1V	-	0.82	1.05 ⁽²⁾	-	0.82	1.07	V	-
UVLO Detect Voltage	V _{UVLOD}	V _{IN} = 1.1V → 0V	0.57 ⁽²⁾	0.79	-	0.55	0.79	-		
UVLO Release Delay Time	t _{UVLOR}	V _{IN} = 0V → 1.1V	-	157	290 ⁽²⁾	-	157	425	μs	-

⁽¹⁾ V_{DF(T)}: 設定検出電圧値。

⁽²⁾ UVLO に関する MIN. 及び MAX. 規格は設計値となります。

⁽³⁾ RESETB < 0.05V 又は RESET > V_{IN} - 0.05V となる V_{IN}

⁽⁴⁾ -40°C ≤ Ta ≤ 105°C の規格値は設計値となります。

■電気的特性

PARAMETER	SYMBOL	CONDITIONS	Ta=25°C			-40°C ≤ Ta ≤ 105°C ⁽⁴⁾			UNITS	CIRCUIT
			MIN.	TYP.	MAX.	MIN.	TYP.	MAX.		
Release Delay Time ⁽⁵⁾	tDR0	V _{IN} = V _{DF} × 0.9 → V _{DF} × 1.1	-	44	200	-	44	224	μs	④
Detect Delay Time ⁽⁶⁾	tDF0	V _{IN} = V _{DF} × 1.1 → V _{DF} × 0.9	-	40	170	-	40	184		
RESETB Output Current	I _{ROUTN}	Nch. V _{RESETB} = 0.3V							mA	⑤
		V _{IN} = 1.1V	0.3	1.4	-	0.2	1.4	-		
		V _{IN} = 2.0V (V _{DF(T)} ≥ 2.1V)	4.1	6.2	-	3.1	6.2	-		
	I _{ROUTP}	Pch. V _{RESETB} = V _{IN} - 0.3V								
		V _{IN} = 3.0V	-	-3.2	-1.4	-	-3.2	-1.3		
		V _{IN} = 6.0V	-	-5.1	-2.9	-	-5.1	-2.6		
RESET Output Current	I _{ROUTN}	Nch. V _{RESET} = 0.3V							mA	⑤
		V _{IN} = 2.0V (V _{DF(T)} ≤ 1.9V)	4.1	6.2	-	3.1	6.2	-		
		V _{IN} = 3.0V	8.1	10.8	-	4.3	10.8	-		
		V _{IN} = 4.0V	11.2	14.3	-	6.2	14.3	-		
		V _{IN} = 5.0V	13.7	17.1	-	7.3	17.1	-		
		V _{IN} = 6.0V	15.7	19.3	-	8.1	19.3	-		
	I _{ROUTP}	Pch. V _{RESET} = V _{IN} - 0.3V								
		V _{IN} = 1.1V	-	-0.7	-0.2	-	-0.7	-0.15		
RESETB Output Leakage Current	I _{LEAKN} ⁽⁷⁾	V _{IN} = 6.0V Nch. V _{RESETB} = 6.0V	-	0.01	0.1	-	0.01	0.3	μA	⑤
	I _{LEAKP}	V _{IN} = 1.1V Pch. V _{RESETB} = 0V	-	-0.01	-	-	-0.01	-		
RESET Output Leakage Current	I _{LEAKN} ⁽⁷⁾	V _{IN} = 1.1V Nch. V _{RESET} = 6.0V	-	0.01	0.1	-	0.01	0.3		
	I _{LEAKP}	V _{IN} = 6.0V Pch. V _{RESET} = 0V	-	-0.01	-	-	-0.01	-		

⁽⁵⁾ RESETB 品: V_{IN} 端子電圧が解除電圧に達し、リセット出力端子が V_{IN} × 90% に達するまでの時間。

RESET 品: V_{IN} 端子電圧が解除電圧に達し、リセット出力端子が V_{IN} × 10% に達するまでの時間。

⁽⁶⁾ RESETB 品: V_{IN} 端子電圧が検出電圧に達し、リセット出力端子が V_{IN} × 10% に達するまでの時間。

RESET 品: V_{IN} 端子電圧が検出電圧に達し、リセット出力端子が V_{IN} × 90% に達するまでの時間。

⁽⁷⁾ MAX 値については XC6140N(Nch オープンドレイン出力)の製品が対象となります。

XC6140 シリーズ


■電気的特性

設定電圧別一覧表


NOMINAL DETECT VOLTAGE(V)	E-3		E-4		E-5		E-6	
	Ta=25°C		-40°C ≤ Ta ≤ 105°C					
	Supply Current1 (nA)							
V _{DF(T)}	TYP.	MAX.	TYP.	MAX.	TYP.	MAX.	TYP.	MAX.
1.6	104	235	104	457	104	351	104	364
1.7	108	240	108	464	108	357	108	371
1.8	111	245	111	471	111	363	111	377
1.9	114	251	114	478	114	370	114	384
2.0	117	256	117	484	117	376	117	390
2.1	121	262	121	491	121	383	121	397
2.2	124	267	124	498	124	389	124	403

■測定回路図


CIRCUIT①




CIRCUIT②




CIRCUIT③




CIRCUIT④



CIRCUIT⑤



■動作説明 (Active Low)



代表回路例 (CMOS 出力/Active Low 品)

上記、代表回路例における回路動作のタイミングチャートを用いて説明します。

③(③') 検出状態

V_{IN} 端子電圧が解除電圧(V_{DR})以上となるまで RESETB 端子は “L” を保持します。

③→④ 検出状態から解除状態への切り替り


V_{IN} 端子電圧が解除電圧(V_{DR})に達すると、回路は監視電圧が解除レベルを超えたと判断し、解除遅延時間(t_{DR0})経過後に M3 を OFF し RESETB 端子に “H” を出力します。

④ 解除状態

V_{IN} 端子電圧が検出電圧(V_{DF})以下となるまで RESETB 端子は “H” を保持します。

④→③' 解除状態から検出状態への切り替り

V_{IN} 端子電圧が検出電圧(V_{DF})に達すると、回路は監視電圧が検出レベルを下回ったと判断し、検出遅延時間(t_{DF0})経過後に M3 を ON し RESETB 端子に “L” を出力します。



■動作説明 (Active Low)

●最低動作電圧(Minimum Operating Voltage)未満の動作

②(②') 検出保持状態

V_{IN} 端子電圧が最低検出保持電圧(V_{INL})以上では、UVLO機能が動作することでRESETB端子は“L”を維持します(=検出状態)。


② UVLO機能動作後、 V_{IN} 端子電圧がUVLO解除電圧(V_{UVLOR})まで達してからUVLO解除遅延時間(t_{UVLOR})経過後にUVLO機能を解除します。

②' V_{IN} 端子電圧がUVLO検出電圧(V_{UVLOD})まで低下すると、UVLO機能が動作しRESETB端子は“L”を維持します。


①(①') 不定状態

V_{IN} 端子電圧が最低検出保持電圧(V_{INL})未満の場合UVLO機能が正常に動作することができず、RESETB端子は不定状態となります。

※上記はCMOS出力品における動作であり、Nch open drain品では、FET M1がオン状態になるまでRESETB端子にプルアップ先の電圧が出力されます。



■動作説明 (Active High)



代表回路例 (CMOS 出力 / Active High 品)

上記、代表回路例における回路動作のタイミングチャートを用いて説明します。

③(③') 検出状態

V_{IN} 端子電圧が解除電圧(V_{DR})以上となるまで RESET 端子は “H” を保持します。

③→④ 検出状態から解除状態への切り替り


V_{IN} 端子電圧が解除電圧(V_{DR})に達すると、回路は監視電圧が解除レベルを超えたと判断し、解除遅延時間経過後に M3 を OFF し RESET 端子に “L” を出力します。

④ 解除状態

V_{IN} 端子電圧が検出電圧(V_{DF})以下となるまで RESET 端子は “L” を保持します。

④→③' 解除状態から検出状態への切り替り

V_{IN} 端子電圧が検出電圧(V_{DF})に達すると、回路は監視電圧が検出レベルを下回ったと判断し、検出遅延時間経過後に M3 を ON し RESET 端子に “H” を出力します。



■動作説明 (Active High)

●最低動作電圧(Minimum Operating Voltage)未満の動作

②(②') 検出保持状態

V_{IN} 端子電圧が最低検出保持電圧(V_{INL})以上では、UVLO 機能が動作することで RESET 端子は “H” を維持します (=検出状態)。


② UVLO 機能動作後、 V_{IN} 端子電圧が UVLO 解除電圧(V_{UVLOR})まで達してから UVLO 解除遅延時間(t_{UVLOR})経過後に UVLO 機能を解除します。

②' V_{IN} 端子電圧が UVLO 検出電圧(V_{UVLOD})まで低下すると、UVLO 機能が動作し RESET 端子は “H” を維持します。

①(①') 不定状態

V_{IN} 端子電圧が 最低検出保持電圧(V_{INL})未満の場合 UVLO 機能が正常に動作することができず、RESET 端子は不定状態となります。

※上記は CMOS 出力品における動作であり、Nch open drain 品では、FET M1 がオン状態になるまで RESET 端子にプルアップ先の電圧が出力されます。



■動作説明

<プルアップ抵抗の選定方法>

Nch オープンドレイン出力の場合、出力端子に接続するプルアップ抵抗によって検出時と解除時の V_{RESETB} 又は V_{RESET} の電圧が決まります。

Active Low 製品でのプルアップ抵抗の選定方法/計算例を下記に説明します。

V_{RESET} 電圧 (Active High 製品) を求める場合は、検出時と解除時の論理を逆にして計算して下さい。

【検出時: プルアップ抵抗下限値】

$$V_{RESETB} = V_{pull} / (1 + R_{pull} / R_{ON})$$

V_{pull} : プルアップ先の電圧

$R_{ON}^{(*)}$: Nch ドライバーM1 の ON 抵抗 (電氣的特性より、 V_{RESETB}/I_{RBOUN} から算出)

計算例) $V_{IN}=2.0V$ 時^(*)

$$R_{ON} = 0.3V / (4.1 \times 10^{-3} A) \approx 73.2\Omega \text{ (MAX.)}$$

V_{pull} が 3.0V で検出時の V_{RESETB} を 0.1V 以下に設定する場合、

$$R_{pull} = \{ (V_{pull} / V_{RESETB}) - 1 \} \times R_{ON} = \{ (3V / 0.1V) - 1 \} \times 73.2\Omega \approx 2.1k\Omega$$

検出時の出力電圧を 0.1V 以下にする為には、プルアップ抵抗を 2.1k Ω 以上にする必要があります。

^(*) V_{IN} が小さいほど R_{ON} は大きくなりますのでご注意ください。

⁽²⁾ V_{IN} の選択はご使用になる入力電圧の範囲での最低値で計算して下さい。

【解除時: プルアップ抵抗上限値】

$$V_{RESETB} = V_{pull} / (1 + R_{pull} / R_{off})$$

V_{pull} : プルアップ先の電圧

R_{off} : Nch ドライバーM1 の OFF 時抵抗値 (電氣的特性より、 V_{RESETB}/I_{LEAKN} から算出)

計算例) $V_{pull} = 6.0V$ 時


$$R_{off} = 6V / (0.1 \times 10^{-6} A) = 60M\Omega \text{ (MIN.)}$$

V_{RESETB} を 5.99V 以上にする場合、

$$R_{pull} = \{ (V_{pull} / V_{RESETB}) - 1 \} \times R_{off} = \{ (6V / 5.99V) - 1 \} \times 60 \times 10^6\Omega \approx 100k\Omega$$

解除時の出力電圧を 5.99V 以上にする為にはプルアップ抵抗を 100k Ω 以下にする必要があります。


また、プルアップ電圧は 6.0V 以下で使用してください。



プルアップ抵抗接続例 (Nch Open Drain)

■使用上の注意



- 1) 一時的、過渡的な電圧降下および電圧上昇等の現象について、絶対最大定格を超える場合には、劣化または破壊する可能性があります。
- 2) 周辺部品、 V_{IN} 端子電圧の傾き、外部からのノイズ等により、下記(a) ~ (c) に示す現象が発生する可能性があります。これらの現象が発生する場合は、必要に応じて V_{IN} - V_{SS} 間にコンデンサ(C_{IN})を挿入する等の対策を行ってください。(下図参照)
 - (a) 電源 - V_{IN} 端子間に抵抗(R_{IN})を入れた場合、検出時および解除時に発生する貫通電流と抵抗(R_{IN})により V_{IN} 端子電圧が降下します。それに加え CMOS 出力品では、出力電流により V_{IN} 端子電圧の降下が大きくなります。この V_{IN} 端子電圧の一時的な降下により、出力の発振および誤動作の原因となります。
 - (b) V_{IN} 端子電圧が急峻な傾きとなった場合は、出力電圧が浮き上がる等の不安定動作を起こす可能性があります。
 - (c) 外部からの電源ノイズにより、IC が誤動作する可能性があります。





- 3) 当社では製品の改善、信頼性の向上に努めております。しかしながら、万が一のためにフェールセーフとなる設計およびエージング処理など、装置やシステム上で十分な安全設計をお願いします。

■ 特性例



(1) Output Voltage vs. Input Voltage





(2) Detect Voltage vs. Ambient Temperature



(3) Release Voltage vs. Ambient Temperature





(4) Supply Current vs. Input Voltage





■ 特性例


(5) Supply Current vs. Ambient Temperature




(6) Output Voltage vs. Input Voltage ($V_{IN} < \text{Operating Voltage}$)





(7) Release, Detect Delay Time vs. Ambient Temperature



(8) RESETB Output Current vs. Ambient Temperature



(9) RESETB Output Leakage Current vs. Ambient Temperature



XC6140 シリーズ


■ パッケージインフォメーション

最新のパッケージ情報については www.torex.co.jp/technical-support/packages/ をご覧ください。


PACKAGE	OUTLIN / LAND PATTERN	THERMAL CHARACTERISTICS	
SSOT-24	SSOT-24 PKG	JESD51-7 Board	SSOT-24 Power Dissipation
USPQ-4B05	USPQ-4B05 PKG	Standard Board	USPQ-4B05 Power Dissipation

■マーキング


SSOT-24(マーク①下バー仕様)




SSOT-24(マーク①上バー仕様)




SSOT-24(マーク②下バー仕様)




USPQ-4B05 (マーク①下バー仕様)



USPQ-4B05 (マーク①上バー仕様)



USPQ-4B05 (マーク②下バー仕様)



① 製品シリーズ範囲を表す。

シンボル	バー仕様	登録順	品名表記例
<u>X</u>	マーク下	1	XC6140*****-G
<u>1</u>	マーク上	2	
<u>3</u>	マーク上	3	
<u>5</u>	マーク上	4	
A	バー無し	5	
B	バー無し	6	
C	バー無し	7	

※マーク①は共通のシンボルとし、マーク②を連番で取得する。

② 登録連番を表す。

マーク① シンボル	マーク① バー仕様	マーク② バー仕様
<u>X</u>	マーク下	バー無し
<u>1</u>	マーク上	バー無し
<u>3</u>	マーク上	バー無し
<u>5</u>	マーク上	バー無し
A	バー無し	マーク下
B	バー無し	マーク下
C	バー無し	マーク下

※マーク①のシンボルのバー仕様が「バー無し」の場合は、マーク②をマーク下バー仕様とする。

連番ルール

連番は0~9、A~Z を順番とする。(但し、G、I、J、O、Q、W は除く。)

マーク③、④ 製造ロットを表す。01~09、0A~0Z、11...9Z、A1~A9、AA...Z9、ZA~ZZ を繰り返す。
(但し、G、I、J、O、Q、W は除く。反転文字は使用しない。)

※マーク②は、マーク①を基準として、製品名(フル品番)を表す。

1. 本データシートに記載された内容(製品仕様、特性、データ等)は、改善のために予告なしに変更することがあります。製品のご使用にあたっては、その最新情報を当社または当社代理店へお問い合わせ下さい。
2. 本データシートに記載された内容は、製品の代表的動作及び特性を説明するものでありそれらの使用に関連して発生した第三者の知的財産権の侵害などに関し当社は一切その責任を負いません。又その使用に際して当社及び第三者の知的財産権の実施許諾を行うものではありません。
3. 本データシートに記載された製品或いは内容の情報を海外へ持ち出される際には、「外国為替及び外国貿易法」その他適用がある輸出関連法令を遵守し、必要な手続きを行って下さい。
4. 本製品は、1)原子力制御機器、2)航空宇宙機器、3)医療機器、4)車両・その他輸送機器、5)各種安全装置及び燃焼制御装置等々のように、その機器が生命、身体、財産等へ重大な損害を及ぼす可能性があるような非常に高い信頼性を要求される用途に使用されることを意図しておりません。これらの用途への使用は当社の事前の書面による承諾なしに使用しないで下さい。
5. 当社は製品の品質及び信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生します。故障のために生じる人身事故、財産への損害を防ぐためにも設計上のフェールセーフ、冗長設計及び延焼対策にご留意をお願いします。
6. 本データシートに記載された製品には耐放射線設計はなされていません。
7. 保証値を超えた使用、誤った使用、不適切な使用等に起因する損害については、当社では責任を負いかねますので、ご了承下さい。
8. 本データシートに記載された内容を当社の事前の書面による承諾なしに転載、複製することは、固くお断りします。

トレックス・セミコンダクター株式会社